[Master] Modélisation et caractérisation d’attaques par faute exploitant l’architecture mémoire

  Sommaire  

Encadrants : Pierre Corbineau et Bruno Ferres

  Contexte

Les attaques en fautes (par faisceau laser, injection électromagnétique, ou même purement logicielle) constituent une menace sévère contre tous les systèmes embarqués. Pour s’en protéger ou évaluer la résistance des composants, les simulateurs de fautes sont primordiaux pour explorer les effets possibles d’un type d’attaque, ou vérifier exhaustivement qu’aucun chemin d’attaque n’a été oublié.

  Objectifs du stage

Le ou la candidat(e) travaillera sur un simulateur de fautes à bas-niveau, afin de comprendre et de caractériser comment des fautes matérielles peuvent être utilisées dans des scénarios d’attaque réalistes, et comment le code peut être protégé contre ces attaques. Ce stage mélange des aspects d’ingénierie (puisqu’il faudra modifier le simulateur en question durant le stage) et de recherche, et est un premier pas dans le monde de l’évaluation de sécurité des logiciels. Pour plus d’information, voir le document ci-joint (en anglais). Si vous êtes intéressé(e)s, n’hésitez pas à contacter les encadrants.


Documents joints

Internship Proposal

23 octobre 2023
info document : PDF
109.7 kio

Contact | Plan du site | Site réalisé avec SPIP 4.2.8 + AHUNTSIC [CC License]

info visites 3863357